快科技 11 月 6 日消息，前几天网上泄露了 AMD 未来的 Zen7 产品线 Grimlock，搭配的核显还是 RDNA5 架构，只是会继续优化，2029 年问世，一直用到 2031 年。

当前的锐龙 APU 产品线还是 Zen5+RNDNA3.5 组合，今年到 2028 年会有 Zen6+RDNA5 的组合替代，不过中低端的 Medusa Point 还会是 RDNA 4m 架构 GPU，8 组 CU 单元，搭配 128bit LPDDR5X 内存。

Zen7 时代的 Grimlock 也会分为三个级别，中低端的 Grimlock2 保持 RDNA 4m GPU 及 128bit LPDDR5X 的组合，高端的 Grimlock1 系列则是 RAND5 架构的 AT4 级 GPU，24 组 WGP，也就是 48 组 CU 单元，升级到 192bit-LPDDR6 内存。

旗舰级的 Grimlock Halo 规格提升就更猛了，RDNA5 AT3 级别的 GPU 核显，48 组 WGP，也就是 96 组 CU 单元，内存升级到 384bit LPDDR6。

这样的组合搭配 10667-14400MT/s 的内存频率，那么内存带宽将达到 512GB-691GB/s，要知道当前 Zen5 架构的 Strix Halo 也就是 256-273GB/s 的带宽，Zen6/Zen7 时代带宽至少翻倍，如果是按照频率上限，那 691GB/s 的带宽接近当前 RTX 4080 显卡的带宽。

那时候要是能搭配上 256GB 内存容量，再配合 96 组 CU 单元的核显、691GB/s 的带宽，如此炸裂的性能不知道能把本地 AI 玩出什么新花样了，几年后的小尺寸 AI 模型如果优化的够好，那真的是本地 Token 自由，而且性能会很能打，写代码、跑长程任务都不用顾忌 API 费用了。

【本文结束】如需转载请务必注明出处：快科技

责任编辑：宪瑞