【CNMO 科技消息】近日，Cadence 在第三季度业绩电话会上表示，随着 AI 融入电子设计自动化工具，芯片设计效率有望较 20 至 25 年前提升约 1000 倍。公司同时再次上调全年业绩预期。

芯片

Cadence 首席执行官阿尼鲁德 · 德夫甘称，20 年前 IBM 和 Intel 设计一款 CPU 需要 500 人工作 5 年，如今约 50 人用 6 个月即可完成，效率已提升约 100 倍；AI 预计还能在此基础上带来 5 至 10 倍的效率提升。

公司当天发布面向半导体和系统设计的 Maestro AI 模型系列。该系列基于开放权重模型，并使用 Cadence 设计工具和数据进行后训练，还可根据设计任务在自有模型和外部前沿模型之间进行选择。Cadence 称，初步结果显示，与通用基础模型相比，Maestro 最高可将设计质量提升 30%，并将令牌使用效率提升至 5 倍。

Cadence 计划将 Maestro 与 ChipStack、InnoStack 和 AuraStack 等 AI 设计代理结合。德夫甘表示，三星晶圆代工在第三季度采用 InnoStack，用于提高工艺迁移和设计技术协同优化效率。瑞萨 MCU 开发团队在多项工作中使用 InnoStack 后，生产效率提升至 34 倍；联发科将 ChipStack 用于量产数字验证流程后，验证覆盖率提高 50% 至 70%，工程师工作量降至原来的二分之一至约七成。

Cadence 第三季度营收为 16.3331 亿美元，同比增长 22%；剔除一次性费用后的非公认会计准则营业利润率为 44.1%，每股收益为 2.11 美元，同比增长 9%。第三季度末订单积压金额达到 82 亿美元，创历史新高。公司将全年营收预期上调至 63.87 亿至 64.17 亿美元，并将预计同比增幅由第二季度业绩发布时的 19% 进一步上调至 21%。

版权所有，未经许可不得转载