过去几年，FPGA 行业一直存在一个有趣的现象。

一边，AI、机器人、边缘计算、软件无线电、高速视觉等新应用不断涌现，对可编程硬件的需求越来越旺盛；另一边，真正愿意迈入 FPGA 世界的新开发者却没有想象中那么多。

原因其实并不复杂。

相比 MCU 几十元就能买到的开发板、RISC-V 随处可见的开源生态，以及 GPU 丰富成熟的软件框架，FPGA 的第一道门槛始终没有降下来——贵。

一块稍微像样一点的开发板，动辄两三百美元；如果想体验最新一代器件，价格甚至接近一台中高端笔记本电脑。很多学生、个人开发者甚至初创团队，还没开始写第一行 RTL 代码，就已经被硬件成本挡在门外。

就在这样的背景下，英国 FPGA 设计公司 Adiuvo 推出了一块售价只有 99 美元 的 Explorer 开发板。而真正值得关注的，其实并不是 99 美元这个数字，而是这块板子背后透露出的一个产业信号：AMD 正在试图重新降低 FPGA 生态的进入门槛。

很多人第一次看到 Explorer 的配置，都会有点意外，99 美元，却搭载了一颗 Artix UltraScale+ AU7P。如果单独购买这颗 FPGA，价格甚至比整块开发板还高。

这显然不是一家小公司突然掌握了什么 " 成本魔法 "。事实上，AMD 全程参与了 Explorer 的开发，希望市场上能够出现一款真正低成本的 Artix UltraScale+ 官方开发平台，而 Adiuvo 负责把这件事情落地。

这意味着，Explorer 并不是传统意义上的第三方开发板，更像是 AMD 推动生态建设的一次尝试。

很多人对 Artix 系列的印象，还停留在 " 低端 FPGA"。但如果看看 AU7P 的规格，就会发现今天所谓的 " 入门级 "，其实已经完全不是十年前那个概念。它拥有约 3.7 万个 LUT、7.5 万个触发器、108 个 BRAM，以及 216 个 DSP Slice，还集成 4 路 12.5Gbps 高速收发器。

放在今天，这样的资源已经足够完成不少实际项目。例如工业视觉的数据预处理、软件无线电、边缘 AI 推理中的数据搬运、实时视频接口、通信协议处理，甚至不少中小规模机器学习加速任务，都能够胜任。

更重要的是，它并不是一个孤立型号。整个 Artix UltraScale+ 家族可以一路扩展到 14 万多个 LUT、1200 个 DSP 以及 12 路 GTY 高速收发器，而开发环境、工具链基本保持一致。对于企业来说，这意味着原型验证和后续产品升级之间几乎不存在 " 推倒重来 " 的问题。

这也是 FPGA 相比 MCU 最大的优势之一——同一套设计，可以随着产品成长不断扩容。

另一个容易被忽略的变化，是 AMD 正在悄悄改变 MicroBlaze。不少老工程师一听到 MicroBlaze，第一反应还是那个封闭、自家的软核 CPU。但现在的 MicroBlaze V，其实已经全面转向 RISC-V 架构。

这件事的意义远比参数更新更大。过去做 FPGA 设计，经常要在专有工具链、专有 CPU 和专有软件之间来回切换，学习成本很高。而今天，MicroBlaze V 直接拥抱 RISC-V，意味着越来越多成熟的软件、编译器和开源生态都可以直接复用。

FPGA 第一次真正开始融入整个 RISC-V 世界，而不是继续待在自己的 " 小圈子 " 里。对于开发者而言，这意味着门槛进一步降低。当然，Explorer 真正打动人的地方，其实不是 FPGA 本身，而是它把大量接口一次性准备好了。四个 PMOD 接口，两组 SYZYGY/Zmod 高速接口，再加上一颗 RP2040 负责板级管理，USB-C 同时承担供电、下载和调试。

很多人可能觉得这些都是开发板 " 应该有 " 的配置。但真正做过硬件开发的人都知道，开发效率很多时候不是卡在 FPGA，而是卡在各种外设连接、接口验证和扩展板兼容上。PMOD 背后已经拥有丰富的生态，从传感器到显示屏，再到各种执行器，几乎可以买来即插即用。SYZYGY 则把高速 ADC、DAC、机器视觉、HDMI 乃至软件无线电这些应用直接连接起来。

换句话说，这块 99 美元的板子，并不是只让你 " 点亮 LED"，而是真正可以开始做系统级开发。还有一个细节，很能体现工程师思维。AU7P 采用的是 0.5 毫米间距 BGA 封装。按照传统做法，这种芯片通常意味着必须使用 HDI、盲孔、埋孔 PCB，成本一下就上去了。

为了把售价控制在 99 美元，Adiuvo 没有选择更昂贵的 PCB 工艺，而是在前期投入大量时间进行信号完整性、电源完整性仿真，最终采用偏移通孔（OTHV）完成布线。

这不是某项 " 黑科技 "，而是一种典型的工程优化：把复杂度放在设计阶段，把成本留给制造阶段。很多优秀的硬件产品，其实都是这么做出来的。

相比开发板本身，我更关注 Adiuvo 另一层布局。它本来就是一家 FPGA 培训和咨询公司，每年举办 Horizons FPGA 大会，运营《FPGA Horizons Journal》，长期提供 RTL、HLS、DSP、MicroBlaze 等培训课程。

Explorer 只是整个生态中的一个入口。买板子的人，很快就能获得教程、案例、培训、社区支持，未来还会不断增加 DSP 示例、参考设计以及更多开发资料。这种模式其实和 Arduino、Raspberry Pi 早年的成功路径有些相似。真正留住开发者的，从来不是硬件，而是围绕硬件形成的内容生态。

还有一个值得关注的小细节，Adiuvo 创始人 Adam Taylor 在采访中提到，如今他大量代码已经借助 Claude 和 ChatGPT 等 AI 工具完成，未来培训课程中也会加入 AI 辅助 VHDL 开发。如果放在两年前，这可能只是个花絮，但今天，它越来越像 FPGA 行业未来的发展方向。

过去学习 FPGA，需要背协议、查手册、写 RTL、调时序，一个新人可能几个月才能完成第一个完整项目。而 AI 正在缩短这个过程。它不会替代工程师理解时序，也不会帮你解决所有硬件问题，但它确实开始承担那些重复、繁琐的编码工作。

未来 FPGA 工程师拼的，或许越来越不是 " 谁 RTL 写得快 "，而是谁更懂系统架构、更懂算法、更懂如何利用 AI 提升开发效率。

回头再看这块 99 美元的 Explorer，你会发现，它真正卖的其实不是一块开发板。它代表的是 AMD、Adiuvo 以及整个 FPGA 行业正在释放出的一个信号：FPGA 正在从 " 少数专家的工具 "，逐渐走向更多开发者能够负担、能够学习、能够持续成长的平台。

当硬件价格开始下降、RISC-V 生态不断成熟、AI 辅助开发逐渐普及，再配合越来越完善的培训和社区资源，FPGA 的普及路径，或许正在复制当年 Arduino 和树莓派走过的那条路。

对于整个产业来说，这或许比一块 99 美元的开发板，更值得关注。